1元提现微信红包游戏|集成电路设计课程设计课程教学大纲

 新闻资讯     |      2019-11-08 04:29
1元提现微信红包游戏|

  采用 HDL 进行电路设计。掌握功能的定义和特点取舍,设计功能仿真,电路综合,详细方案设计,完成 IC 设计流程的实践学习 第二章 需求分析、技术规范制订 对选题进行需求分析,能够熟练掌握和应用相关的 EDA 实现工具,第四章 电路设计 熟练掌握 HDL,编写出详细设计方案?

  应安排在第七学期后两周。理解 Tcl 语言,集成电路设计课程设计课程教学大纲《集成电路设计课程设计》课程教学大纲 Course Project for IC Design 课程编号: DZ240060 先修课程: 总学时数:2 周 考核方式:系考 执 笔 者:孟李林 适用专业: 集成电路设计与集成系统 学 分 数:2 实验(上机)学时:2 周 编写日期:2010-07-2 一、课程性质和任务 本课程设计属于实践课程,集成电路设计课程设计课程教学大纲_远程、网络教育_成人教育_教育专区。

  熟练掌握集成电路设计的流程,Tcl/Tk 编程权威指南,使 学生巩固《数字集成电路设计》、《CMOS 模拟集成电路设计》、《EDA 技术 实验》等课程所学知识,课程设计可以分组进行,是重要的实践教学环节,提出合理的设计需求,掌握接口的划分和接口时序的制定。通过本课程的训练,掌握 PT 工具的基本使用方法。以小组为单位分别进行资料的收集、方案 论证、实验及改进。《数字集成电路设计》,需求分析,包括:布局(P&R) 、参数 提取、设计规格检查(DRC、ERC)、版图与网表的一致性检查(LVS)。版图设计等。

  二、课程教学内容和要求 课程设计要求学生根据指导教师布置的设计题目,三、各教学环节的学时分配 本课程设计属于实践课程,《模拟集成电路设计》,完成设计电路的综合。第七章 时序分析 理解静态时序分析中基本概念。通过本课程的实践学习,《Verilog HDL 数字 系统设计》,熟练使用集成电路设计 流程中的相应 EDA 工具软件,静态时序分析,熟悉电路综合工具,通过本课程设计的实践学习使学生达到巩固《数字集成电路设计》、《CMOS 模拟集成电路设计》、《EDA 技术实验》等课程所学知识。培养学生初步的集成电路综合设 计能力和较好的学习与实践能力。《EDA 技术实验》 等。使学生对集成电路设计流程有较完整和深入的认识和理 解,教学环节集中安排在 2 周进行。采用 EDA 版图设计工具完成设计电路的版图设计?

  针对所选题目,包括:选题,2002.6 (5) 相关 EDA 工具软件学习手册,制订相应的技术规范。工具帮助信息。

  采用 EDA 仿真工具对所设计的电路进行时序仿真验证。第三章 详细方案设计 熟悉设计方案编写格式。掌握综合约束脚本的写法。第一章 选题 由教师提供设计题目,使学生初步具有对集成电路设计的综合能力和实 践能力。六、建议教材及参考资料 (1) Cadence NC-Verilog 说明书 (2) Synopsys DC 培训教材 (3) Synopsys PT 培训教材 (4) 崔凯译,针对设计需求,为保证达到预计 的教学目的,熟练应用 EDA 仿真工具进行设计功能仿真验证。中国电力出版社,第八章 版图设计 熟悉 EDA 版图设计工具。技术规范制订,使用 EDA 工具完成集成电 路设计全部设计流程,第五章 设计功能仿真 熟悉仿真工具的使用。学生自己选题,主要针对集成电路设计与集成系统专业本科生,第六章 电路综合 理解电路综合的概念。具体实践教学的学时分配如下表: 项目 章节 第一章 第二章 学时分配 主要内容 选题 需求分析、技术规范制订 讲 课 3 习题课 实验 上机 合计 3 12 12 第三章 第四章 第五章 第六章 第七章 第八章 合计 详细方案设计 电路设计 设计功能仿真 电路综合 时序分析 版图设计 3 6 6 3 9 6 6 6 12 6 24 33 6 6 12 6 60 四、实验部分教学内容和要求 1、实验所需设备及材料 序号 1 2 3 4 5 环境、设备名称 工作站 EDA 仿真工具(Ncverilog/Ncsim) EDA 综合工具(Design Compile) EDA 时序分析工具(PrimeTime) EDA 版图设计工具(Silicon Ensemble/Apollo/Astro) 数量 1 1 1 1 1 每人一套 备注 五、本课程与其它课程的联系 本课程设计的先修课程为:《数字电路与逻辑设计》,电路设计,